tianykun

QUOTE:

以下是引用caopengly在2007-1-12 12:02:00的发言：

cad4201，

你好，我以前也遇到过这种问题，你的sdram校验通不过有可能是

1。clk不对，在FPGA中有专业的pllout口资源。用它作输出clk波形很好，建议用示波器比较一下，这很重要哦。

2。clk在pll中有e口作外部输出，用c口没有e口输出好

3。在晶振输出接个小电阻可以很好滤波。

4。相移－20 到－75都可以，开始你可以将频率设小一些，这样相移因素就可以排除。

good luck

caopengly

用PLL,是否就要用e口输出呢?觉的可以用C1口啊..我曾经用C0口,但是出来的结构是错误.

就是内存问题...

tianykun

Using cable "USB-Blaster [USB-0]", device 1, instance 0x00
Processor is already paused
Reading System ID at address 0x00005048: verified
Initializing CPU cache (if present)
OK

Downloading 01000000 ( 0%)
Downloaded 58KB in 0.7s (82.8KB/s)

Verifying 01000000 ( 0%)
Verify failed between address 0x1000000 and 0x100E4BB
Leaving target processor paused

还是内存问题.

你应该是移相没搞好啊.

移相要看你的板子,给你的板子有关....