[求助]请教达人verilog编写sram时如何将avalon时序转换成sram的时序 sram, avalon, 时序, verilog, 编写

zengyqsky

]请教达人verilog编写sram（需要在sopc中添加的外接sram，片上memory不够因此需要用verilog编写以sram模块以便在sopc中通过用户自定义commponent中加入）时如何将avalon时序转换成sram的时序