首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

有谁用verilog写过T测速法的程序吗?

有谁用verilog写过T测速法的程序吗?

如题,用高频脉冲时间测两个速度脉冲的周期时,总是时序上不对,大家有谁用过,参考一下好吗?

我想用一个50M频率的clk来测量两个速度脉冲之间的周期,在一个速度上升沿到来的时候,开始对clk计数,数clk来的数量,就可以知道一个完整速度脉冲的总时间了,就是这样一个思想,用速度脉冲来控制计数器的开始与清零。

返回列表