首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教 Verilog 任意整数分频的问题!

你这个程序如果count=n的话,结果实现的是2n倍的分频。

因为你每个 n 翻转一次,周期就是 2n 嘛

always @(posedge clk)

     if(countx==count)

         outdata<=~outdata;       //计数满, 输出翻转

         countx<=0;                  //计数器清零

    else

        countx<=countx+1;

返回列表