首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

mc9s12DG128时钟问题

注册会员

Rank: 2

UID
171604 
性别
男 
1#
freewolf008发表于 2007-10-11 15:03 | 显示全部帖子
那如果添加
CLKSEL = 0x80 选定锁相环时钟时的总线是多少？
在设定pwm时用的是什么时钟呢？
偶是初学者，这些时钟把头都搞大了……
回复 引用

TOP

注册会员

Rank: 2

UID
171604 
性别
男 
2#
freewolf008发表于 2007-10-11 20:05 | 显示全部帖子
看了以前的老帖子
ayanami问
我想请教一下版主，DP256各模块的时钟频率和晶振频率之间有什么关系？
acmesky 说：
这个你要看模块的datasheet，如果不使用pll，总线频率会是晶振的二分频。大部分模块的工作频率都来自总线频率，根据各模块功能设置相应寄存器，会对总线频率进行再分频，得到实际工作频率
现在先这么理解了，这个时钟好多人都有同样问题，书上也说的不清楚，哪里有详细的介绍呢？
回复 引用

TOP

注册会员

Rank: 2

UID
171604 
性别
男 
3#
freewolf008发表于 2007-10-14 00:51 | 显示全部帖子

就是说在

PLL=2×晶振频率×(SYNR+1)÷(REFDV+1)

中计算出的时钟源是总线频率的2倍。

[此贴子已经被作者于2007-10-14 0:51:45编辑过]
回复 引用

TOP

返回列表