首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

alias的具体用法

alias的具体用法

VHDL中的alias用于定义别名,请问这个别名的实际用以是什么?我从altera的英文技术文档中获知是为在仿真时维持原来的名字。不是很懂!!望大家指点!!
返回列表