请问高手？？？这样的在Verilog中是合法的标识符吗？？ Verilog, 高手, 合法

georgeyu

在Verilog语法中有这样一条：标志符可以是以符号“\”开头，以空白符结尾的任何字符序列，但反斜杠和结束空白符并不是标志符的一部分

那么，\7400是合法的标志符吗？？如果是显然等同于7400，而7400不是合法的标志符阿（因为标志符不允许以数字开头），但是书上给的例子说\7400是合法的标志符

另外\wait是合法的标志符吗？？

小弟是新手，谢谢各位的帮助