求vhdl 编的数字时钟用7段数码管显示 - FPGA/CPLD可编程逻辑 - 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 - Powered by Eccn

首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 求vhdl 编的数字时钟用7段数码管显示

返回列表回复发帖

求vhdl 编的数字时钟用7段数码管显示

注册会员

Rank: 2

UID: 520763
性别: 男

1^#

76229发表于 2008-9-15 11:45 | 显示全部帖子

我空间上有 hi.baidu.com/29276

不过在旧日志里；有个是用VHDL写的，有个用了NIOS2

回复引用