首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» Xilinx 技术论坛 (Xilinx Technical Discussion Foru) » [求助]周期约束和后仿

返回列表回复发帖

[求助]周期约束和后仿

注册会员

Rank: 2

UID: 528669
性别: 女

1^#

字体大小: tT

1516blue发表于 2009-4-5 11:05 | 显示全部帖子

[求助]周期约束和后仿

问个弱弱的问题：

时序约束中，周期约束的值跟仿真时用的时钟clk大小有关系没？是不是一定要相等？或者大点小点都没关系？

映射后仿真输出正确，布局布线后仿真基本没有输出这是为什么呢？

先谢谢各位帮帮忙，谢谢！

收藏分享评分

回复引用