jwlvictory5515

你好，我现在用verilog-a编一个模型，但是编译的时候走的过程是对的，但到最后的时候，出来一个“Terminated by signal 11.”,这是什么地方出了错误？