首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[讨论]关于FPGA设计中分频的问题~!~~

这个也不难,给你说一个思路哦!
将时钟clk分成2个n分频的时钟I和II,时钟I和II具有以下的特点:
时钟I的高为(n-1)/2周期,低为(n+1)/2周期,在clk上升沿变化;
时钟II的高为(n-1)/2周期,低为(n+1)/2周期,在clk下降沿变化。
将时钟I和时钟II相或,就可以生成1:1的n分频!
以后多多交流!
我是天堂的使者,向我倾诉吧
返回列表