首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

vhdl 和verilog hdl 有什么区别呀？谢谢各位侠客

金牌会员

Rank: 6Rank: 6

UID
72852 
性别
男 
1#
boyfly发表于 2004-6-14 09:14 | 显示全部帖子
vhdl和verilog是两种硬件描述语言！随着设计复杂性和可重复性的需求，传统的原理图输入受到限制，所以硬件描述语言便登场了！
目前，高校讲授vhdl的较多，不过实际使用中verilog要多一些，建议如果开始学的话，最好学习verilog！
我是天堂的使者，向我倾诉吧
回复 引用

TOP

返回列表