首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 请教，FPGA接负载后输出电压不够的原因

返回列表回复发帖

请教，FPGA接负载后输出电压不够的原因

论坛元老

Rank: 8 Rank: 8

UID: 730076
性别: 女

1^#

字体大小: tT

sunny0912发表于 2013-10-25 10:03 | 显示全部帖子

请教，FPGA接负载后输出电压不够的原因

不接负载时，输出高定平是3.3V，接完负载输出高定平为1.2V。软件上面没有问题，已经验证过，请教大神指导。

收藏分享评分

回复引用