| 谢谢，明白了。
我想设计一个分频器，是十分频。
我的程序如下：LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_arith.ALL;
ENTITY Cnt5b IS
PORT (clk: IN STD_LOGIC;
q: OUT STD_LOGIC_VECTOR (3 DOWNTO 0);
END Cnt5b??;
ARCHITECTURE one OF Cnt10b IS
SIGNAL qout:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
IF clk'EVENT AND clk??=??'1' THEN
IF qout="1001" THEN qou t<= "0000";
END?? IF??;
END IF;
q<=qout;
END PROCESS;
END one;
错误还是有：Error: E:/我的文档/myfile/edafile/eda/2/2/2.vhd??line 8?? Syntax error.??(VSS-1081) Error: E:/我的文档/myfile/edafile/eda/2/2/2.vhd??line 12?? Syntax error.??(VSS-1081) Error: E:/我的文档/myfile/edafile/eda/2/2/2.vhd??line 14?? Syntax error.??(VSS-1081)
我不知道其中究竟错在哪儿？
恳请大家指教！！！！！ |
