首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

有哪位高手用过Verilog 中inout的，请指点兄弟一把,急啊！救命啊！！！

新手上路

Rank: 1

UID
76046 
性别
男 
1#
long发表于 2003-8-21 14:59 | 显示全部帖子
wire tri_inout; // 这句话哪里去了？
回复 引用

TOP

新手上路

Rank: 1

UID
76046 
性别
男 
2#
long发表于 2003-8-22 09:09 | 显示全部帖子
我认为关键的问题在于assign tri_inout=oe?in_n:'bz，建议将oe和we同时加入控制试试－－原因无非是输入输出控制
回复 引用

TOP

新手上路

Rank: 1

UID
76046 
性别
男 
3#
long发表于 2003-8-23 10:30 | 显示全部帖子
老兄，我遇到的问题和你一样，不知道解决没有，我想肯定是没问题了。怎么样，              解救老弟一把，虽然我用VHDL，但二者现象一样。
回复 引用

TOP

返回列表