首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

FPGA应用心得：用VHDL设计任意频率的分频器

新手上路

Rank: 1

UID
76425 
性别
男 
1#
yanliu665发表于 2006-3-16 09:46 | 显示全部帖子
版主您好！
　　非常高兴在网上看到你的经验，但是我没有看明白，如果我目前使用20M的晶振，要分频出5.28K的时钟，应该怎样做？先谢了！
　yanliu665@163.com
回复 引用

TOP

返回列表