首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

在FPGA中D触发器的输出为亚稳态

注册会员

Rank: 2

UID
781054 
性别
男 
1#
luxh11发表于 2009-3-7 18:57 | 显示全部帖子

我也遇到这个问题，谁有办法解决吗？加D触发器的方法也解决不了问题！
回复 引用

TOP

返回列表