首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]FIFO实现时报错，overmaped如何解决？

中级会员

Rank: 3Rank: 3

UID
787765 
性别
男 
1#
meizi10199发表于 2009-4-30 12:07 | 显示全部帖子
我是菜鸟，还没自己实物实验过呢，不过我觉得一个FIFO（无论同步还是异步）读，写的数据位数都是通过指针地址传递的，输出位数的大小应该只和地址位数和总线宽度有关吧。希望对你有点参考价值，我是刚学VERILOG，以后还希望大家多多指教[em01[em12]
我能做什么，我只剩下努力..........
回复 引用

TOP

返回列表