首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

探讨CPLD设计方法,给新手一些经验介绍

VHDL 和 verilog HDL 几乎是每种可变成器件的操作平台都支持,故其移植性强,如以前用ALTERA的现在要改用XILINX就可以不需要重写程序,只要编译一下就行了,AHDL却不可以的
返回列表