首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请问Altera ep1c12开发板的晶振的如何设计？

论坛元老

Rank: 8Rank: 8

UID
79720 
性别
男 
1#
kzw发表于 2006-4-25 10:45 | 显示全部帖子
有多个晶振业是很正常的阿，本来fpga就有多个全局时钟的。
在交流中前进，共同实现nios的应用。
回复 引用

TOP

论坛元老

Rank: 8Rank: 8

UID
79720 
性别
男 
2#
kzw发表于 2006-4-25 10:50 | 显示全部帖子
你说的是什么封装？物理的大小？
在交流中前进，共同实现nios的应用。
回复 引用

TOP

论坛元老

Rank: 8Rank: 8

UID
79720 
性别
男 
3#
kzw发表于 2006-4-25 13:08 | 显示全部帖子
你说是那个晶振怎么设计封装吗？
在交流中前进，共同实现nios的应用。
回复 引用

TOP

论坛元老

Rank: 8Rank: 8

UID
79720 
性别
男 
4#
kzw发表于 2006-11-27 16:05 | 显示全部帖子
你也有晶振方面的问题吗？有多个晶振很正常，晶振有有源和无源两种，有源是4个脚的，无源是两个脚的。
在交流中前进，共同实现nios的应用。
回复 引用

TOP

返回列表