首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

好心的高手,帮帮我,谢谢啦!(hello world!)

遇到这种问题,那你还要费些力气啊,把整个东西都查一遍.
在交流中前进,共同实现nios的应用。
不用。
在交流中前进,共同实现nios的应用。
不是这个的原因,你用的是什么板子。
在交流中前进,共同实现nios的应用。
就是DE2的板子吗?
在交流中前进,共同实现nios的应用。
他们又没有提供demo的例子呢。
在交流中前进,共同实现nios的应用。
用官方的例子把代码下进去看看行不行阿。
在交流中前进,共同实现nios的应用。
如果是有晶的板子,他们应该提供了包括硬件,软件的例子啊
在交流中前进,共同实现nios的应用。
啊,133M,这么高,你的编译报告对时钟分析有没有报警,还有你用的器件速度是多少。
输入50M,133M输出,自己算一下比例。
在交流中前进,共同实现nios的应用。
期间速度就是指你的fpga的速度,你最好先把主时钟和sdram时钟都设置为50M试一下吧。
在交流中前进,共同实现nios的应用。

只是修改了verilog的代码吗,其他的没有做任何改动吗?

在交流中前进,共同实现nios的应用。
返回列表