好心的高手,帮帮我,谢谢啦!(hello world!)
 
- UID
- 79720
- 性别
- 男
|
遇到这种问题,那你还要费些力气啊,把整个东西都查一遍. |
|
|
|
|
|
 
- UID
- 79720
- 性别
- 男
|
|
|
|
|
|
 
- UID
- 79720
- 性别
- 男
|
|
|
|
|
|
 
- UID
- 79720
- 性别
- 男
|
|
|
|
|
|
 
- UID
- 79720
- 性别
- 男
|
|
|
|
|
|
 
- UID
- 79720
- 性别
- 男
|
|
|
|
|
|
 
- UID
- 79720
- 性别
- 男
|
如果是有晶的板子,他们应该提供了包括硬件,软件的例子啊 |
|
|
|
|
|
 
- UID
- 79720
- 性别
- 男
|
啊,133M,这么高,你的编译报告对时钟分析有没有报警,还有你用的器件速度是多少。
输入50M,133M输出,自己算一下比例。 |
|
|
|
|
|
 
- UID
- 79720
- 性别
- 男
|
期间速度就是指你的fpga的速度,你最好先把主时钟和sdram时钟都设置为50M试一下吧。 |
|
|
|
|
|
 
- UID
- 79720
- 性别
- 男
|
只是修改了verilog的代码吗,其他的没有做任何改动吗? |
|
|
|
|
|