首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

跪求大侠跟我解决一下这VERILOG语言上的逻辑错误？

新手上路

Rank: 1

UID
807748 
1#
batigol1987发表于 2010-6-16 13:26 | 显示全部帖子
if(!rst_n)
      for(i=0;i<=FIR_TAP-1;i=i+1)
        shift_buf<=13'b0000_0000_00000;
？？？
回复 引用

TOP

返回列表