首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

如何用vhdl设计一个在时钟的上升沿和下降沿产生脉冲输出的电路

注册会员

Rank: 2

UID
81781 
性别
男 
1#
tianxing发表于 2004-3-4 11:01 | 显示全部帖子
描述的不太清楚，应该是在一个信号的上升沿和下降沿都产生脉冲
回复 引用

TOP

注册会员

Rank: 2

UID
81781 
性别
男 
2#
打印
tT
tianxing发表于 2004-3-17 14:40 | 显示全部帖子

如何用vhdl设计一个在时钟的上升沿和下降沿产生脉冲输出的电路

vhdl, 脉冲, 时钟, 电路, 输出
请各位大侠指点一下
收藏 分享 评分
回复 引用

订阅 TOP

返回列表