kenail

不是你程序有问题，是你的设计思想有问题，一般的FPGA不可以同时检测时钟上升沿和下降沿，实际上你想设计DDR，但是DDR需要特殊的工艺技术。FPGA只支持对一个时钟的单边沿检测。