首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

求教：PROTEL99SE中覆铜的设置问题

论坛元老

Rank: 8Rank: 8

UID
85745 
性别
男 
1#
一通百通发表于 2006-5-12 10:43 | 显示全部帖子
在Power PCB 和 Allegro PCB 能直接在规则上定义，Protel 上就不明白，看其它网友能不能解答。
我是主持人，煸情功夫一流。我是工程师，刻苦学习一生。我是海王星，透明蓝色一体。因为有了你，我就一通百通。
回复 引用

TOP

论坛元老

Rank: 8Rank: 8

UID
85745 
性别
男 
2#
一通百通发表于 2006-5-12 10:55 | 显示全部帖子
在这里试试：Design Rules/Polygon connect
我是主持人，煸情功夫一流。我是工程师，刻苦学习一生。我是海王星，透明蓝色一体。因为有了你，我就一通百通。
回复 引用

TOP

论坛元老

Rank: 8Rank: 8

UID
85745 
性别
男 
3#
一通百通发表于 2006-5-12 13:15 | 显示全部帖子
“skyooko”答案可以解决此问题，但有一点，所有的线，覆铜，过孔，元件它们之间都成了30mil，如果你默认的Clearance是10mil,当覆铜完成后再改回Clearance是10mil，最后DRC就不会有error.
我是主持人，煸情功夫一流。我是工程师，刻苦学习一生。我是海王星，透明蓝色一体。因为有了你，我就一通百通。
回复 引用

TOP

返回列表