首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[讨论]关于FPGA设计中分频的问题~！~~

新手上路

Rank: 1

UID
85758 
性别
男 
1#
yellowfall发表于 2004-5-24 14:58 | 显示全部帖子
在一个FPGA实际使用时对时间只能用上升沿或下降沿,
在实际硬件中一般对分频不要求占空比为50%,因而采样一般的记数分频即可
回复 引用

TOP

返回列表