首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

生成的nios都有一个reset_n端，它应该连到FPGA的那个引脚上去呀

注册会员

Rank: 2

UID
87769 
性别
男 
1#
bbs.net发表于 2005-9-24 16:15 | 显示全部帖子
write_clk_to_the_ddr_sdram要指定为    cycloneII 连 SDRAM的输入时钟 那个管脚
回复 引用

TOP

返回列表