首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

发现在做UP3 Kit(EP1C6Q240C8)的时候发现一个不小不大的问题!望大家指教

管脚复用基本原理

在FPGA里面用一个简单的MUX,将这些信号复用到一个输出管脚上,是不会有冲突的。Nios不可能同时访问SRAM和SDRAM。用片选信号来选通。
返回列表