首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 求verilog代码
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
求verilog代码
发短消息
加为好友
heihei419
当前离线
UID
92982
帖子
1
精华
0
积分
105
阅读权限
20
在线时间
0 小时
注册时间
2004-9-4
最后登录
2004-9-4
注册会员
UID
92982
性别
男
1
#
打印
字体大小:
t
T
heihei419
发表于 2004-9-15 21:03
|
显示全部帖子
求verilog代码
verilog
,
代码
我有一个作业,题目是用verilog编写一个类似棋钟的计数器,以加计时或减计时的方式设计两个计时范围不小于59”的时钟,两个按键分别停止己方计时和开启对方计时,计时到时,提供闪烁LED提示。我们的时间是2周,以前没有学过,这次看了10天的书了,还是不会,来求一个代码先顶上。
由于还有4天,不完整的代码也行,给个一部分其他我自己试试琢磨琢磨。谢谢各位了。
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
PCB综合技术
通信技术
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议