|
- UID
- 824598
|
在设计电路和对PCB布线时，关键就是选择适合EMC要求的元件，如开关逻辑元件、PCB上的插座、时钟元件，以及各种被动元件（电阻、电容和电感等）。这些元件会直接引起电路的EMI问题，所以在项目及设计的开始阶段，主动和被动元件的正确选择将有助于获得最有效的EMC效果。 目前大部分数字IC制造厂商都提供了低的辐射逻辑产品，并且一些元件的I／O引脚对静电放电具有抗干扰性。
由于大部分数字电路具有方波信号，这些方波信号具有许多高阶谐波成分，因此元件的上升时间和下降时间越快，则边沿变化越尖锐，谐波的频率和辐射量就越高。这就要求在满足产品设计要求的情况下，选择低的边沿变化速度。例如，当HC逻辑元件可以实现设计目标时，就不要使用AC逻辑元件。当CMOS4000可以完成工作时，就不要选择HC去实现。总的说来，要尽可能选择具有好的信号集成和EMC特性的元件。
还有其他许多选择元件的一般原则，下面罗列几条常用的原则。
· 低辐射：大部分数字IC制造商提供具有低辐射的胶合逻辑产品（胶合逻辑指的是连接不兼容的复杂电路的简单逻辑电路）。例如飞利浦公司的两款常见的80C51处理器就具有比其他80C51产品要低50 dB的辐射。
· 低地弹：具有低地弹的IC通常具有更好的EMC性能。
· 传输线匹配I/O：IC输出引脚必须匹配高速信号的传输线。例如当驱动一个25Ω的并联终端负载时，就可以使用总线驱动器。
· 低输入电容：低输入电容器件有助于降低逻辑器件的状态变化时的电流峰值，因此可以减小磁场辐射和地返回电流。
上面列出的所有选择元件的要求应该保证元件数据手册中所有规定的最小或最大的规范要求。不同制造厂商所提供的相同类型的元件，其参数规范也可能有所不同，并且EMC特性也可能不同，所以选择时要注意。
尽管在元件制造阶段就决定了元件的封装特性，但对于PCB的EMC设计来说，封装是设计中必须要参考的因素，因为元件的引脚会存在引脚电容和引脚电感，由于这些电容和电感的存在，会对PCB的EMC产生很大影响，例如产生射频辐射和振铃，并且元件引脚上的“地弹”也会带来射频辐射与信号失真等问题。 |
|
