来看一下我画的DDR2走线有什么问题？！求帮助！？？ 石头过河, 数据线, 控制线, 文章

reporter

1、本人是第一次画DDR2，也是摸着石头过河，看了一些其他的文章还有PCB，就自己理解的画了一下，希望能有前辈帮我指点一二，让我能成功的把这个板子画下来，谢谢了。
2、言归正传，我暂时只画了数据线，地址线还有控制线什么的都没有画，主要是我先把数据线画好了，其他的也一样了。
      布线的手法我是参照：“Altium Designer 中 DDRII SDRAM 的等长布线”这个帖子做的。
                                            http://bbs.21ic.com/forum.php?mod=viewthread&tid=217610
       他上面讲的是把线放在2个DDR2的中间，然后通过补长来画等长线的，他这样做使得ARM到任意一个DDR2都是一样长的，但是我画的走线是先到一个DDR2上，然后再到第二个DDR2上，我的等长线是对整个Net来定义的，（其实对这个“等长”的概念没有弄懂，“等长”是对Net来说的？还是ARM到DDR2这个距离来说的呢？）当然了我画的ARM到第一个DDR2的数据线都是等长的――1595Mil，然后从第一个DDR2到第二个数据线也是等长的---1098Mil.
      
3、我先说一下我知道的，对于数据线可以分两组，Data0---7  DM0  DQ0为一组；，Data8---15  DM1  DQ1为一组； 每组必须等长（我记得可以相差10Mil）;但是组与组之间可以相差1000Mil（我在一个帖子看到的）,我见过的是相差700Mil的PCB，所以1000Mil的说法是成立的。
        我设的规则是扇出时候4Mil  出来后变6Mil，距离网上说要遵循3W原则什么的，间隔大一点就可以了，扇出后我会至少分开6Mil的,过孔8/14mil 。
         
4、 最后我说一下我对我画的PCB不满意之处，也不能说不满意，至少感觉不好，有点乱；
       虽然我遵循了以上原则，但是从图片上看，当我走等长线的时候两边的蛇形走线都快贴在一起了，当然我设置的规则是3.5Mil间距。
       而且我画蛇形走线的时候那个半径（也就是间距）我设置的是最小10Mil，有条件了，就设置12、15、20mil的间距，我不知道你们一般都设置多大的。
       还有我看人家画的PCB上中间大部分都是没有蛇形走线的，都很正常，他们处理等长不像我画那么多蛇形线，他们就在线的两端（起死和末尾）稍微弄一下就等长了啊？是不是我扇出的时候还有控制一下数据线的位置，而不是死死的，数据线扇出后什么位置就什么位置了？
好吧，我暂时就有这么多疑问吧，求帮助。。。。

附件: 你需要登录才可以下载或查看附件。没有帐号？注册