|
 
- UID
- 1023230
|
CPLD中可编程时钟电路，为慢速仪器产生快速仪器等占空比的同步脉冲。
同步两个仪器信号时，保证接收器锁存发送器的同步信号是重要的。例如，产生主脉冲信号时，脉冲发生器产生同步脉冲。Avtek的AV-1015B带TTL的50Ω负载时，脉冲发生器的负载周期近似为50ns。本设计方案的目的是增加脉冲发生器高
电平宽度，满足锁相放大器的触发要求。同步脉冲的频率为锁相放大器频率范围的10Hz到102 kHz。
由于同步脉冲与主脉冲同步，计算锁相放大器同步输入必须最小化任何延迟。由于使用者可从脉冲发生器改变脉冲序列的频率，同步信号的频率也可以改变。因此，无论使用者如何设置脉冲发生器的输出，必须确保电路适合计算和产生同步信号。
图1所示为等占空比发生器的算法。CPLD首先等待正边沿触发，然后开始以60MHz的频率计数，等待下一个正边沿触发。当下一个正边沿到来时，同步信号的周期计数完成。计数值随即被储存到缓冲器，除以2得到等占空比发生器的值。
测试中，本设计方案等占空比发生器的频率范围覆盖2Hz到450kHz。不仅可以用于脉冲发生器，还可以用于同步对其他系统触发过窄的脉冲信号。等占空比发生器适合CPLD，例如带60MHz系统时钟和MM74HCT244缓冲器、输出TTL信号的Altera EPM570。表1为CPLD程序。
|
|
