Giga ADC介绍及杂散分析 数据采集, 卫星通信, 无线, 仪表, 仪器

520503

关键字：Giga ADC   杂散  
摘要Giga ADC是TI推出的采样率大于1GHz的数据转换产品系列，主要应用于微波通信、卫星通信以及仪器仪表。本文介绍了Giga ADC的主要架构以及ADC输出杂散的成因分析，以及优化性能的主要措施。
1、Giga ADC架构及TI的Giga ADC
1.1 Giga ADC架构演进
Giga ADC目前已经广泛的应用于数据采集、仪器仪表、雷达和卫星通信系统；随着采样速率和精度的进一步提高，越来越多的无线通信厂商开始考虑使用Giga ADC实现真正的软件无线电。软件无线电不仅可以简化接收通道设计，同时可以方便不同平台的移植和升级，从而降低开发成本和周期。




Figure 1列出了在使用各种采样架构下，采样精度和采样速率之间关系。随着技术和工艺的发展，各种架构可以支持的采速率在不断的提升，但就目前的水平来看，要实现1Gpbs以上的采样率，必须采用Flash或者折叠（Folding）架构。
这主要是因为在其它架构中，都采用了反馈环路；这些反馈环路的传输延时限制了ADC速率的进一步提升。例如在pipeline中，每一级都有一个DAC，用于把本级的数据输出转换成模拟信号，反馈给本级的模拟输入，取差以后放大输出给下一级。类似的限制也存在于Subranging或者multi-step架构中，都需要一个反馈环路辅助判决。
另一方面，虽然目前业界最快的ADC架构是Flash架构，但一个N bit的flash ADC需要2N-1个比较器，当N=8时，比较器的数量将会非常庞大；而且随着转换精度的增加，后端的译码逻辑也会变得异常复杂；这些都会对芯片的体积和功耗造成很大的影响。
所以在TI的Giga ADC中，采用了折中的折叠（folding）架构。事实上，折叠是和flash类似的架构，不同的是，在折叠架构中，输入信号分别通过了粗分ADC和折叠电路+细分ADC；折叠电路的理想传输特性为三角状循环的折叠信号。以一个8bit ADC为例，粗分ADC输出3bit，细分ADC输出5bit。如Figure 2和Figure 3所示，折叠电路共折叠了8次，将满量程的输入范围等分为8段，分别对应3位粗分ADC转换产生的高位bit（MSB）；同时对上述折叠电路输出信号进行5位细化转换得到低位bit(LSB)；最后高、低位数字码合起来组成8位的数字输出。

对于一个8bit ADC，采用折叠电路架构所需要的比较器个数为，（m = 3，n = 5）；如果采用flash架构，则需要比较器的个数为。显而易见，采用折叠架构大大降低了比较器的个数。







1.2 TI Giga ADC产品介绍
TI在过去的十年当中，利用创新的ADC架构和工艺技术，不断的刷新业界Giga ADC的采样速率和转换精度，最新的产品已经可以达到5Gbps @ 7.6bit（LM97600）和4Gpbs @ 12bit（ADC12D2000RF）。Figure 4是目前TI全系列的Giga ADC产品：