|
- UID
- 872339
|
关键字：FinFET 系统级芯片(SoC)设计 EDA 新思科技(Synopsys)
在新思科技(Synopsys)等EDA工具厂商的推动下，芯片设计技术一方面通过不断与FinFET等突破性工艺技术相互推动，同时又通过不断扩大对IP和软件开发验证的影响，将在近期给电子设计技术带来巨大的变革。日前，Synopsys董事长兼全球联合首席执行官Aart de Geus博士到访上海并接受了本刊的专访，详细解读了全新的EDA时代对系统级芯片(SoC)设计的影响。
集成多种关键技术的新一代工具
在新一代移动通信、新型数字消费电子产品和物联网等应用的推动下，SoC的设计规模和复杂程度快速提高。Aart博士表示，今天的芯片设计不仅要面临IP重用、调试和原型验证等系统性设计挑战，还需要考量引入FinFET等先进工艺带来的影响，同时还要满足性能、功耗、面积和良率(PPAY)要求，并应对不断增加的软件容量以及严苛的上市时间等方面的压力。Synopsys很早就看到了这样的趋势，并通过推出新一代大型工具组合来应对这些挑战，为此该公司在将其33%的营业收入投入到研发的基础上，近年来还开展了几十项收购活动，将MAGMA、思源软件(SpringSoft)、EVE等业界知名的顶级EDA技术公司纳入自己的麾下。这些巨量的研发和收购投入，为Synopsys推出新一代大型工具奠定了基础，而这些全新的工具不仅解决了因为规模和新工艺等带来的问题，还实现了设计效率的大幅度提高。
Synopsys为了应对新一代芯片的规模、设计复杂性和未来新工艺，在其业界领先的布局和布线解决方案IC Compiler产品的基础上，联合全球最重要的芯片设计伙伴共同开发了IC Complier II。该产品在一种全新的多线程架构上完全实现了重构，通过引入超高容量设计规划、独特的时钟构建技术以及先进的glo ba lanalytical收敛技术，使物理设计的吞吐量实现了10倍的加速，将产能引入到了一个全新的时代。目前，采用IC ComplierII的先进设计已经成功流片。
整合型设计与协同设计要求新的技术方案
随着市场和技术的演进，先进SoC的设计不仅需要通过引入一系列的IP来加快设计速度，还需要面对设计中越来越多的软件部分，以及设计团队全球化等新的设计流程和作业形态。因此，应对IP验证、硬
件/软件协同化设计和全球化整合型设计等挑战的新设计技术和解决方案将广泛兴起。Aart博士表示，Synopsys对此也提前进行了充分的准备，如通过收购Coverity公司进一步提升IP和软件的设计和验证能力，推出HAPS系列软硬件协同原型验证系统，以及在今年推出业界最快的仿真系统ZeBu Server-3等。
ZeBu Server-3将全面调试功能、自动化软件与领先验证和系统级工具流紧密集成到一起，支持多种使用模式，包括电源管理验证、仿真加速、嵌入式测试平台、电路在线仿真( ICE)、事务级验证(TBV)和利用虚拟原型的混合仿真，为复杂的SoC验证提供了一种高产能环境，将硬件-软件开发初启、启动操作系统和SoC验证的速度加快多达4倍，即使是最大规模的设计，也可有效缩短产品上市时间。
FinFET时代来临，你准备好了吗
谈到影响未来电子产业的新工艺技术，Aart博士认为，FinFET是最值得关注的工艺技术，目前已经进入一些应用领域，这代表着一个新时代的来临。他表示，Synopsys多年来通过与加州大学伯克利分校以及顶级晶圆制造厂合作，一直深度参与FinFET工艺的研发，目前已经可以为FinFET工艺提供相应的IP和工具。同时Synopsys在中国也与一些领先的设计公司合作，帮助他们利用FinFET技术开发新一代的、基于先进技术节点的芯片产品。尽管中国芯片设计公司与国际领先同行在先进工艺技术引入上略有差距，但是在未来的一年中将可能见到本土设计公司推出的16nm FinFET芯片。
Aart博士补充道，在目前流片的设计中，采用最多的依然是45nm和28nm工艺，22nm或20nm工艺进展慢于行业的分析和预期。但是，Synopsys已经与相关晶圆厂合作开发新工艺，并实现了16nm和14nm设计的流片，甚至10nm设计已经成功流片。目前，Synopsys正在与英特尔等厂商合作开发7nm工艺技术，Synopsys与合作伙伴的技术人员正在深入探索新技术节点相关的创新，以及FinFET等新的工艺技术，将会带来更小、更快、更低功耗的晶体管，甚至是更加便宜的晶体管。
|
|
