本帖最后由 yuchengze 于 2016-12-27 12:24 编辑
学习一段时间的S3C2440，将其系统时钟的来源进行说明，如有错误之处请指正，将不胜感激。
Mpll = (2*m * Fin) / (p * 2s)
m = M (the value for divider M)+ 8, p = P (the value for divider P) + 2
时钟FCLK为ARM内核CPU运行的时钟 FCLK = (2*m * Fin) / (p * 2s)，此时钟由PLLCON控制寄存器所决定
Fin ：为外部连接时钟（S3C2440的开发板上接的是12MHZ）
m ： M (the value for divider M)+ 8
P ：P (the value for divider P) + 2
m = (MDIV + 8), p = (PDIV + 2), s = SDIV
HCLK和PCLK由FCLK的决定，通过设置CLKDIVN来控制FCLK，HCLK，PCLK的比值 |
