高速存储器的调试和评估——不要仅仅停留在一致性测试上 测量, 评估, 存储器, 服务器, 计算机系统

Bazinga

引言：DDR4 等存储技术的发展带动存储器速度与功率效率空前提升，仅仅停留在一致性测试阶段，已经不能满足日益深入的调试和评估需求。
DDR 存储器的测试项目涵盖了电气特性和时序关系，由JEDEC明确定义，JEDEC 规范并不涉及具体的测量方法，但提供了存储设备、DRAM应遵守的一组测试参数规范，目的是保证计算机系统、服务器和移动设备等存储系统的一致性与互操作性。手动测试这些参数非常耗时，因此工程师通常采用DDR一致性自动测试软件，该软件由示波器厂商提供。随着存储器速度由 DDR3 提升为 DDR4，仅提供合格/不合格结果的自动一致性测试软件已经无法满足持续增加的调试和评估需求。用户需要专门针对调试和评估任务设计的 DDR 调试工具，以及更快速和更高效的调试环境。而安捷伦的示波器只是作为波形采集而用。

读写数据分离

JEDEC 规范根据读写周期定义测试参数，意味着用户必须分离读/写周期才能测量信号。JEDEC规范专为 DRAM 编写，因此其中大部分测试都属于写周期。调试工具首先要能够将读写操作可靠地分离。大多数测试算法使用选通（DQS）与数据（DQ）相位差来确定读/写周期。读操作数据与选通脉冲边沿对齐，写操作数据与选通脉冲中心对齐。随着速度的提升，相位差异法逐渐无法保证读写操作的判断准确性，在被测对象存在严重信号完整性问题时尤其如此。混淆读/写周期会导致测量是无效的，提供合格/不合格的判定也是无意义的。调试工具必须在执行标准的读写分离后，将读操作和写操作数据包的起始与结束显示出来，以便用户能够验证读/写周期是不是被正确地分离了。要实现快速高效的读写分离，工具必须能够通过导航查看波形中每个读数据包和写数据包，并报告有效数据包数目以及波形中的读和写数据包数目，帮助设计人员确定是否需要提高被测系统数据量，获得更多数据，进而完成调试和评估任务。当然，如果您拥有安捷伦的高端混合信号示波器MSOX90000A系列，可用其逻辑通道准确进行读写分离，这在另一篇文章中有详述。



图 1：DDR 调试工具报告波形上的读数据包和写数据包数目，而游标显示了数据包的起始与结束。借助导航功能，用户可以浏览已保存时钟、选通脉冲（DQS）和数据（DQ）波形上的每个数据包
多数据包统计分析

JEDEC 规范没有定义数据包测量数目。以往，大多数设计人员仅凭借一组数据包测试结果来判定系统一致性测试结果，而测试合格与否取决于系统的压力条件。在某些情况下，设计人员可以增加被测对象的数据变化，这时就会发现系统裕量会随之减少。现在，几乎所有存储器设计人员都需要执行裕量测试，DDR 自动一致性测试软件提供的合格/不合格测试结果已经无法满足需求。对被测对象进行统计分析则可以帮助设计人员了解裕量，确保设计性能高于规范要求。因此，设计人员需要收集尽可能多的统计信息，分析的数据包数量越多，裕量测试结果的可信度就越高。调试工具需要快速测量所有数据包的全部测试参数，以缩短测试时间。该工具支持离线操作，将示波器采集的波形存成文件，或者将一致性测试软件项目文件存下来，然后用该工具进行分析，可以显著缩短测试时间。测试结果可以导出为 .csv 文件，以用于深入分析或生成报告。



图 2：JEDEC 测试结果提供最小值/平均值/最大值统计报告，可以确保用户信心十足地执行裕量测试。统计报告可以导出为 .csv 文件，以进行深入的分析并生成报告


裕量测试中，设计人员需要改变工作电压，并根据 JEDEC 规范定义的对应参考电压和交流/直流输入和输出电平执行测量。例如，DDR3 的工作电压标称值是 1.5V。在裕量测试中，设计人员可以将电压降低到 1.3V，以查看系统功耗是否降低。调试工具将自动计算新的测量电压电平，并依据新的测量阈值执行所有测量。自动计算功能可以帮助用户快速确定新的交流/直流电压测量阈值，无需查看 JEDEC 规范公式，从而缩短测试设置时间。




图 3：DDR3 工作电压在 JEDEC上的电压是1.5V，用户将之改为 1.3V，以便测试低功率模式下的系统性能。调试工具使用 JEDEC 规范的公式自动计算 1.3V工作电压时的交流/直流测量电压
JEDEC 测量

该工具的测量符合 JEDEC 规范，包括电气、时序和眼图三类测试。所有测试都按照输出(写周期)与输入(读周期)分组。调试工具根据读或写周期分组所有测试类型，可以让用户无需参照 JEDEC 规范即可准确选择测试。为了提高调试效率，调试工具将标记波形中所有的有效测量，并通过游标指示电压和时间测量阈值。工具还可以标注测试结果的最大值和最小值，以便用户集中关注问题区域。用户可以通过导航逐一查看测量，确保测量包括所有的有效数据包。调试工具还可以报告有效测量数目。部分系统的数据变化极少，系统大量的读写数据包并不能保证足够的有效测量，因此可能无法应用统计分析。例如您要测量建立时间tDS，测量长度为 8 的两组数据包，如果两个数据包中仅有 9 次数据转换，您仅能获得 9 个有效测量。如果数据包的每个单独比特都存在数据转换，您将得到16个有效测量。传统DDR一致性测试软件已经标配上述特性，但调试工具的可视化功能可以增强用户对测量结果有效性的信心。屏幕视图提供游标和测量阈值显示，并且用户可以截屏并用于编写报告。调试工具可以加载此前保存的波形文或一致性测试软件的项目文件，时间和电压标度不会有任何变化，如何使用取决于用户的偏好。



图 4：符合 JEDEC 规范，测量游标显示测量写周期的建立时间，以及交流/直流电压测量阈值。用户可以将屏幕截图并用于生成报告。



总之，DDR4 等存储技术的发展带动存储器速度与功率效率空前提升，仅仅停留在一致性测试阶段，已经不能满足日益深入的调试和评估需求。传统 DDR 一致性测试软件仅提供合格/不合格信息。新的 DDR 调试工具经过专门设计，根据 JEDEC规范提供测量统计分析结果和导航功能和游标特性，帮助存储器设计人员快速找到问题区域，提升他们对测试结果尤其是裕量测试结果的信心。结合安捷伦科技已经提供的一致性测试方案和该新测试软件，DDR4的测试方案不仅支持合格/不合格测试，同时还支持统计分析、裕量测试，帮助缩短设置时间并加快测试速度，提升存储器设计人员的测试效率，进而降低总体设计成本，加快产品上市速度。