首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

关于ram的几个问题

关于ram的几个问题

1 plb/opb上挂载自己的ip核时,如果含有xilinx在core generater中提供的ip是否可以?我的设计中含有这样的一个ip,结果出现以下错误:
2 如果不使用xilinx 提供ip核,如何使用bram,据说在altera的器件中提供一个数据类型专用于bram的操作,请问xilinx中是否含有?
3 FPGA中的分布式ram的大小跟FPGA的门数又没有关系,如果有,请问是怎样的关系?
请各位高手指点

1.你的 错误是什么样的?xilinx在core generater中提供的ip是可以用在xilinux的芯片上的。

2.不使用ip,你可以定义reg数组或者存储器类型的数据,经过综合就可以使用ram了。

3.没有关系,一般是le越多ram就越多。ram是硬件资源,厂商不知道你需要多少ram对应的le。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
ERROR:NgdBuild:604 - logical block 'USER_LOGIC_I/u_lcd' with type 'lcd' could
not be resolved. A pin name misspelling can cause this, a missing edif or ngc
file, or the misspelling of a type name. Symbol 'lcd' is not supported in
target 'virtex2p'.

谢谢

第二条说的我也知道,只不过这样定义是占用逻辑资源的,我是想使用bram,请问bram如何使用?
第三条,我感觉应该是有关系的,只是这个关系还没有找到。还是谢谢了
第二条说的我也知道,只不过这样定义是占用逻辑资源的,我是想使用bram,请问bram如何使用?

比如 reg[n-1,0] 存储器名[m-1,0]

这里是对存储器建模,不是逻辑资源!

“我感觉应该是有关系的”当然这样说也可以,就是le越多,ram越多。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
返回列表