首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
测试测量
» 进行代数叠加需要哪些步骤?
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
进行代数叠加需要哪些步骤?
发短消息
加为好友
powers
当前离线
UID
1061606
帖子
383
精华
0
积分
192
阅读权限
20
在线时间
3 小时
注册时间
2016-5-5
最后登录
2016-7-6
注册会员
UID
1061606
1
#
打印
字体大小:
t
T
powers
发表于 2016-5-25 15:54
|
只看该作者
进行代数叠加需要哪些步骤?
进行代数叠加需要哪些步骤?
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
myplan
当前离线
UID
1061628
帖子
288
精华
0
积分
144
阅读权限
20
在线时间
2 小时
注册时间
2016-5-5
最后登录
2016-7-6
注册会员
UID
1061628
2
#
myplan
发表于 2016-5-25 16:27
|
只看该作者
①设置垂直方式为ALT或CHOP(根据信号频率),CHⅡ移位不要拉出,即CHⅡ为正极性。②将两个信号分别接入CH l和CHⅡ输入插座。③调节垂直衰减器使两个信号的显示幅度适中,调节垂直移位,使两个信号波形处于屏幕中央。④将垂直方式置于ADD,即得两个信号的代数和显示;若需观察两个信号的代数差,则将CHⅡ移位拉出,即得两个信号的代数差显示。
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议