sccgjchn@hotmai 该用户已被删除

1^#

sccgjchn@hotmai发表于 2003-12-12 08:46 | 只看该作者

我用过这种逻辑，至于控制时序与fifo 的类型有关就本人用过的几种fifo都没出过这种问题。把你的fifo型号给出来我想能够给你一个合适控制机制。

回复引用

zhoujiang01@yah 该用户已被删除

2^#

zhoujiang01@yah发表于 2003-12-18 08:17 | 只看该作者

我在用ti的sn74v3690同步fifo，请老大帮个忙先：e－mail：zoepompe@yahoo.com.cn qinghongsong@163.com兄，对不住，谢谢发贴先！

回复引用

sccgjchn@hotmai 该用户已被删除

3^#

sccgjchn@hotmai发表于 2003-12-18 13:26 | 只看该作者

这款fifo 我用的时候也出现过问题，不过后来解决了，因为我不需要重读数据把/RT接高和FWFT/SI接地

回复引用

sccgjchn@hotmai 该用户已被删除

4^#

sccgjchn@hotmai发表于 2003-12-18 13:33 | 只看该作者

[upload=bmp]uploadImages/20031218133554.bmp[/upload]
这是用mpc860在50m下的控制 r/w是读写信号高为写低为读 fifo_cs是指fifo的地址自己定义 sysclk系统时钟。下面是读时序：

回复引用

sccgjchn@hotmai 该用户已被删除

5^#

sccgjchn@hotmai发表于 2003-12-18 13:33 | 只看该作者

[upload=bmp]uploadImages/20031218134066.bmp[/upload]

回复引用

qinghongsong@16 该用户已被删除

6^#

打印

字体大小: tT

qinghongsong@16发表于 2003-12-18 13:35 | 只看该作者

fpga控制fifo求救！

各位大虾有谁用过用fpga控制fifo?本人用fpga控制fifo工作，可就是不能从fifo中读出数据来，不知道是为什么，还请各位大虾搭救阿,能不能提供一个控制fifo的逻辑程序阿，万分感谢！

回复引用

sccgjchn@hotmai 该用户已被删除

7^#

sccgjchn@hotmai发表于 2003-12-18 13:35 | 只看该作者

一般情况下 /ren和 /oe接在一起。

回复引用