首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
Xilinx 技术论坛 (Xilinx Technical Discussion Foru)
» 问一下关于keep hierarchy 简单问题
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
问一下关于keep hierarchy 简单问题
发短消息
加为好友
GLJLQ
当前离线
UID
189500
帖子
37
精华
0
积分
461
阅读权限
30
在线时间
0 小时
注册时间
2008-4-8
最后登录
2009-6-29
中级会员
UID
189500
性别
男
1
#
打印
字体大小:
t
T
GLJLQ
发表于 2009-6-29 10:57
|
只看该作者
问一下关于keep hierarchy 简单问题
hierarchy
,
keep
,
简单问题
我想知道 当我在xst当中把keep hie
rar
chy 给选择上时对我的
综合
有什么影响那?
在我的
设计
当中我顶层
文件
用的
原理
图输入,在我没有选择上这个选项的时候我的设计可以说是好用的,但是当我选择上这个选项的时候就不好使了!怎么回事啊~~ 是不是我的
模块
与模块之间通信在
时序
上不对!单个模块的设计不是很好~
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议