"IP Accelerated”行动计划缩短将IP集成到SoC所需的时间 产品, 计划, 事业部, 供应商, 知识产权

520503

关键字：IP   SoC   EDA   Synopsys  
日前，Synopsys推出了一个名叫“IP Accelerated”的IP加速行动计划。这个行动类似智能手机中的Turn-Key模式，着眼于重新定义和改变IP供应商的供应方式。在未来几年里，Synopsys会在这个框架下不断推出新的产品。
Synopsys公司知识产权事业部业务拓展总监江伟杰介绍说：“我们现在做的类似于MTK前几年的Turn-Key模式。现在产品越做越复杂，我们希望保障客户在使用IP的时候非常顺，可以把整个IP调试得非常好，可以很快地流片，所以我们把IP外面的部分也都做给了客户。”

现在SoC越来越复杂， IP供应商需要提升产品的等级。Synopsys的DesignWare IP产品组合一直在增加。客户遇到的很多问题不是在IP本身，而是在软件，比如像应用处理器(AP)运行Android软件跑不起来，方案商最后不能出货。因此，并不是产品流片后硬件没有问题就完成了任务，而是软件要调好，驱动程序要做好，Android要跑得起来，否则产品还是不能量产。

同时， IP本身也越来越复杂。很多客户不是只用一个IP，比如AP可能用到USB、HDMI、PCIe、DDR等多个IP，供电、接地、省电模式等都要管理好，IP接好就需要花时间。另外，时钟没有拉好，IP用起来可能就有问题；重启以及量产时的测试也都要做。IP使用过程中有很多的环节都在其自身以外，光解决IP对客户的支持其实并不到位。

因此， Synopsys 推出了IP Accelerated的行动计划。除了补强DesignWare IP产品组合之外， IP Accelerated增加了全新的DesignWare IP原型设计套件、DesignWare IP虚拟原型开发套件和定制化IP子系统，能够加速原型设计、软件开发以及将IP集成到SoC中。

硬件工程师需要使IP能够很快开启。DesignWare IP原型设计套件使硬件工程师能够针对自己的设计要求很快对其进行修改。这样，工程师马上就可以有一个实体产品开始调试。DesignWare IP原型设计套件包括了带有预配置IP和SoC集成逻辑的HAPS-DX原型设计系统、PHY子板、仿真测试平台，以及运行Linux的基于DesignWare ARC处理器的32位软件开发平台、参考驱动软件和应用案例。

在软件方面， 以往软件工程师要等芯片流片回来， 放在电路板上才可以测软件，而且硬件改动软件又需要重调。DesignWare IP 虚拟原型开发套件让软件在流片之前就有一个平台可以运行，并且有最好的调试环境随时可改、随时可测。DesignWare IP虚拟原型开发套件包含了基于多核ARM Cortex-A57 Versatile Express的参考设计、可配置DesignWare IP模型以及Linux软件栈和参考驱动。

江伟杰强调， 如果没有配套观念，客户买IP首先要学习IP；IP看懂后要设计电路板；电路板做好后，要去把IP的参考设计做出来；验证设计没有错误后，还要花很多时间去调试。Synopsys现在把这些工作都做好了，客户拿来立刻可以运行，这样最少可以节省4周～6周时间。另外，Synopsys提供的初始配置属于中端配置，客户可以根据自身需求调高和调低。