利用SI模块.设置复杂的等长 作者：Shark Li 日期：2007-6-15
随着设计的复杂度越来越高，频率也越来越高，很多情况下，重要的信号线有时序上的要求，在PCB设计的时候，我们会在电器规则上给其付上等长的规则，如重要的数据地址线和时钟线等。
如上图中的地址线D6。从连接器J1到DSP处理芯片U11，DSP处理芯片U11在处理的过程中，又将地址信号送到两ROM芯片U15和U18存储。
对我们提出的要求：地址线D6，不仅要和他BUS内的如：D0—D7等长，还要在自己本网络内走Y形的TOP，即从U11到U18和U15的距离要相等。
本例解决的问题：利用SI模块.设置网络内Y形的TOP等长。并把这些规则运用到BUS内。
具体步骤如下：
1.打开软件的SI模块 如下图所示：
2.打开需要设置等长的*.brd文件
3.执行Analyze/SI/EMI Sim/Modle或单击
出现如下对话框
4.选中相应的网络对应的芯片，为其付上相印的简单的模型。（在这里创建的模型，不作仿真用，这是为我们设置规则更直观） 5.分别选中U18,U15,U11,J1,单击Create Model
6.在下面的对话框中选择
主要是针对分立器件建模型。
在弹出的对话框中单击OK。 7.运行Constaint Manager 提取相应信号线的拓扑结构
8.对TOP结构稍作修改后，执行Set/Constraint…
9.在弹出的对话框中设置J1分别到U18和U15的Rel Pro Delay, 如下图所示:
注：因为是同组网络内的等长，设置的规则的名称一定要相同。 10.设置好后,Apply /OK回到Sigxplorer.执行如下命令，把规则运用到Constaint Manager里面
11.在Constaint Manager里面打开执行
在对话框中把等长开关打开
12.让其他的地址线也参考D6的规则 13.用PCB Edit打开文件就可以做相应的等长了
至此我们就实现了网络内Y形的TOP等长,并把这些规则运用到BUS内.
| 
