KeyStone存储器架构 运营商, 存储器, 制造商, 比特, 成本

我是MT

作者：胡春华 (Chunhua Hu)，多内核 DSP 芯片架构师；David Bell，多内核 DSP 应用经理

序言

随着全球范围内的海量数据对无线和有线网络的强大冲击，运营商面临着严峻的挑战，他们需要不断推出既能满足当前需求也能满足未来需求的网络。因此，通信基础局端设备制造商在致力于降低每比特成本和功耗的同时，也在不断寻求能够满足当前及至未来需求的核心技术。TI最新推出的新型 KeyStone 多内核 SoC 架构能够游刃有余地满足这些挑战。

基于新型 KeyStone 多内核 SoC 架构的器件集成了多达 8 个TMS320C66x DSP CorePac，能够实现无与伦比的定点与浮点处理能力。KeyStone 架构经精心设计，是一款效率极高的多内核存储器架构，允许并行执行任务的同时，还能使所有的 CorePac实现全速处理。本文探讨了 KeyStone 存储器的层级结构，及其将如何与 SoC架构的其他组件进行连接以实现多内核全速处理。

下载白皮书全文：

KeyStone存储器架构.pdf (1.71 MB, 下载次数: 0)