请教，9S12未用管脚的处理！ 请教

sxxa163

斑竹及各位大虾

     下午好！头一次用9S12系列，对9S12未用的通用I/O处理参考了FREESCALE硬件设计手册（AN2727）,可将它们都设为输入或都设为输出。如果都设为输入，每个管脚需要单独加上拉电阻，太麻烦。如果都设为输出，管脚相对于rail为低阻抗。后一种方案是否不用外加上拉器件，悬空即可？

                                                谢谢！

                                                  

 

strongchen

从布板和芯片功耗的方面考虑，可以将不要的引脚设置成输出，也可以不外加上拉器件。但是从系统EMC性能方面考虑，引脚悬空总是不太好。看你对哪方面要求更高吧。

sxxa163

Thank you very much!

B.R.
sxxa163