[求助]时钟问题 时钟, 求助

help02034025

void initial_pll (void)
 {
 
  REFDV=0x01;                //内部系统时钟为 48MHZ，总线时钟为24MHZ  

 SYNR =0x02;
  while (!(CRGFLG & 0x08))  //等待时钟频率已稳定锁相环频率已锁定
   {
   }
   CLKSEL=0x80;        //选定所相环时钟
  
   FCLKDIV=0x49;       //使FLASH 和 EEPROM 的擦除操作工作频率在200HZ左右
   ECLKDIV=0x49;
  
 }

仿真的时候CLOCK FREQUENCY SETUP 显示为

OSCIALLTOR  16M 

CLOCK       1.5

CPU FREQUENCY   24M

为什么 CPU FREQUENCY 不为48M？

strongchen

CPU FREQUENCY 就是总线时钟。

help02034025

谢谢 strongchen !
再请问一下 系统时钟怎么看？

dreamcatcher

The Core Clock signal is the clock for the CPU.
Core Clock＝SYSCLK
bus clock=SYSCLK/2
不知道理解的对不对？

zhudongpo

如搂主那样设置后
SCI baud rate = SCI bus clock / (16 * SCIBR[12:0])
Baud Rate = Bus clock / BaudRateDivisor
中的
SCI bus clock=24Mhz
Bus clock=24Mhz
这样理解对吗？
麻烦版主给详细说明一下，P、E、T时钟在不使用pll时和外部晶振的关系，使用pll之后呢