请问谁有关于8位串并转换的VHDL程序啊? 谢谢!!!

- UID
- 517823
- 性别
- 男
|
请问谁有关于8位串并转换的VHDL程序啊? 谢谢!!!
8位串行输入转换为并行输出 哪位能帮帮忙啊?? 万分感谢!!! |
|
|
|
|
|

- UID
- 519941
- 性别
- 男
|
|
|
|
|
|
 
- UID
- 186864
- 性别
- 男
|
一个8位的并行数据Pdata,一个模8的计数器i,一个一位输入din,一个控制时钟clk,一个复位rst就ok了。一个时钟上升沿计数器加1,并行数据为Pdata(i)<=din.关键在你外部送的串行数据的传输率。如果和FPGA是同步的。那没问题。如果有速度差,加个fifo或者ram。 |
|
|
|
|
|