DC-DC电源的设计考虑：在成本、尺寸和性能之间取得平衡 电源, 成本, 平衡

porereading

DC-DC电源 成本 尺寸 性能

任何电源设计都要对尺寸、成本和性能进行平衡。任何新项目的第一步都是按这三个参数的重要性对其进行排序，作为设计过程的总指导方针，而这里面的成本还包括产品的设计成本——其中包括产品销售（COGS）和设计工作的成本。富有经验的设计人员的工作效率更高，因为他们熟悉设计过程、拓扑结构、元器件和潜在的设计困难，还能够判断在什么时候和什么情况下进行额外的设计和定制才是值得。
工程师应当遵循自上而下的设计方法，通过准确的电源需求和预算分析得出所要用到的电源拓扑结构。然后对每个稳压器、元件布置的规范和关于印刷电路板（PCB）的布线约束条件进行详细设计。一般情况下设计人员常常在没有得到完整信息的情况下过早埋头进行设计，花费了大量时间却设计出尺寸过大、成本过高或无法完全满足应用要求的电源产品。

需求分析
首先根据用电器件的技术规范和使用条件，需要确定系统所需要的电源轨（电压），以及针对最坏情况和额定情况所需的每路电源轨的电流消耗值（包括连续电流和瞬态电流）。通常的做法是检测验电路板上的每个有源元件，并编辑一个电子表格来罗列每个电源轨以及该电源轨所需电流负载值。另外还必须详细说明每路电源轨的以下内容：
• 直流电压的电压值和精度（标准情况下为 +/-5%，有些集成电路要求 +/-1% 至 +/-3%）。
• 最大容许噪声或周期性随机偏差（PARD）（标准情况下为+/-4% 至 5%，对“模拟”器件为 +/-1% 或更佳）。
• 上电时序要求。

电源拓扑
当需求收集完毕后，下一步就是得出最佳拓扑结构。LDO等线性稳压器非常适合用于产生低噪声电源轨（40dB 或更佳的纹波抑制比）且成本低，但在输入和输出电压相差很大时效率非常低。在一些情况下，最佳选择是使用开关式降压、升压或降压-升压型转换器进行预稳压，随后再使用针对每个功率轨的单独 LDO。现今的集成电路常常需要大量延伸到电路板上每个芯片的数字电压电源。小型 LDO 可让设计人员将这些降压稳压器分布在电路板上并将其置于负载点。这有助于消除电流瞬变期间的潜在压降（这会导致集成电路不稳定行为）并允许在这些非常密集的印刷电路板上使用较小的走线迹线。
下图显示了用于从一个 9-24V 输入产生 +5V、+3.3V 和 +1.8V 数字电压轨，外加一个模拟 +3.3V 电源的示例电源拓扑。

图 1：示例电源拓扑

在所示拓扑中，为了产生一个干净的 3.3V 电源，从+5V电压轨通过LDO产生，那么就有 0.17W 功率作为热浪费掉了。但这可以保护它不受由 3.3V 主电源上的数字器件所产生的任何噪声的干扰。而使用一个无源的LC滤波器来从 3.3V 数字电源产生 3.3V 模拟电源可以提高效率，但也会增加噪声传导到灵敏模拟电路的风险。

详细设计
为了优化电源的使用和最小化热耗散，开关稳压器对除了大多数噪声敏感型应用以外的所有应用是必需的。幸运的是，市场上有大量各种各样相对较小、低成本和高性能的开关稳压器可供选用。工作频率为 1MHz 或更高、带有集成 FET 的小型开关稳压器芯片配合陶瓷电容器、小型磁性元件和铁氧体磁珠使用时对低功耗器件特别有用。稳压器芯片也有多输出版本，它们可以帮助降低静态功耗和电路板空间。更高的开关频率意味着可以使用更小、更便宜的磁性元件，并可利用小的电容器和铁氧体磁珠实现输出滤波。
在某些情况下，大电容值（>1uF）的陶瓷电容器不能用在开关电源的输出上，因为由于其极低等效串联电阻（ESR）或因为需要更高的电容它们会使转换器而变得不稳定。在此情况下，铝电解、聚合体或钽点解电容器是常见的选择。后二者由于尺寸小、纹波电流承受高和低的ESR而交前者性能更加优秀，但价格也更贵。钽电容器的规定电压应当至少高 2-3 倍并首选防电涌等级足够的产品，因为它们比陶瓷或铝电解类型的电容器对过电压更加敏感一些。

元件布局和布线
在电源预算、拓扑建立和详细设计完成后，接下来需要注意的就是印刷电路板的元件布局和布线。每个项目都有各自的参数需要考虑，一般情况如下：
• 开关电源的位置应尽可能远离其他元件，特别是灵敏模拟电路。
• 开关 FET、续流二极管、输入和输出电容器、电感器以及大电流或开关通路中的其他元件应邻近布置在一起并进行最短长度的手动布线。
• 使用表层铺铜或部分平面铺铜来连接上述元件。使用多个大电流过孔将这些元件的焊盘连接到平面。
• 补偿网络中的电阻器和电容器应邻近布置在一起并远离开关元件。
• 模拟反馈信号的线路应最短并布置在远离在开关元件的细迹线上，最好由一个平面屏蔽。
遵循这些指导方针可帮助设计人员开发具有最佳尺寸、成本和性能指标的稳定电源。

众多模块提供替代选择

最近还出现了针对电源的另一个选择：负载点DC-DC电源模块，它包含用于提供即插即用解决方案所需的大多数或所有元件。这一集成可简化和加快设计，同时减少电源管理占位面积，并有效遵循上面介绍的基本设计指导方针。

这些模块中的最新产品是全封闭式DC/DC POL 数字电源模块，它通过 PMBus 和封闭式模块封装提供了数字电源解决方案具有的所有优点。由内置数字控制器支持的 PMBus 可用于配置各种参数，以适应具体应用要求。可以对各种参数进行监测并将其存储在板载非易失存储器中，而且和现今的大多数先进模块一样，几乎所有分立元件都是集成的。优点包括缩短上市时间、最小化物料用量和提高长期可靠性。全封闭式封装在封装的底部上有多个大的热焊盘，用来增强散热性能，还有围绕封装的边缘的外置引脚布置，用以方便焊接检查。由于能够工作于 3.3V、5V、12V 偏压轨和通过单个电阻设置提供 0.54-4V 输出电压以及最大 17 A 的输出电流，全封闭式数字模块的功能多样性足以满足相当广泛的应用要求。

全封闭式数字电源模块的另一个重要优点是由封装热效能改进带来的卓越功率密度。封装的功率密度和热阻率是携手并行的，特别是在考虑高功率解决方案（大于 25W）时。在半导体行业，有关改进密度/集成度的竞赛从未停止。关键原因是系统功能不断加强（这需要使用更多元件）而尺寸不断被减小，以保持竞争力。所以元件/解决方案尺寸是该趋势的一个重要部分，这意味着——例如——客户可在印刷电路板上布置更多内容或更高/更大功率处理器。一个例子是服务器应用或自动测试设备。

热阻率越低，潜在功率密度就越高——一些封闭式模块解决方案由于其封装热阻率而存在提高功率等级的困难。同样，解决方案的热效率越高，用户就越不需要担心解决方案约束条件（如确保一定的气流量或添加散热片）或在设计时受这些约束条件的掣肘。
增强型封闭式 QFN 封装（在封装的底上带有大的热盘并使用热增强型的封装材料）可提供最佳散热性能。

封装热阻率分别是θJ-A = 11.5C/W和θJ-C = 2.2C/W证明其极低的热阻值。因此，更高功率的解决方案可采用更小体积的设计。因为封装背面的 θJ-C 值如此之低，所以大多数热量都通过封装的底部消散了。与开放式（open framed）模块相比，在多数工作条件下，这种封装满负载工作在工业环境温度范围内都可以无需散热气流。模块封装的热性能比传统的开放式模块或分立电源解决方案对达到更高功率密度有更大的影响，并使封闭式模块成为代替二者的不二选择。

所有元件都是全封闭的，所以这种模块的电气隔离性能优异，焊点抗损坏性更强，可减小特定应用中的压力造成封装破裂的机会，并可改进可制造性，因为整体式封装相对于非平面的开放架构模块更适合于传统的“贴装”（pick-and-place）设备生产。

作为最新DC/DC封闭式电源模块的一个例子，Intersil 公司的 ZL9101MIRZ 提供了下一代封装工艺与易于使用的数字电源管理功能的独特组合，通过最小化外置元件数量，使可靠性高于传统开放式模块或分立解决方案，以及缩短设计周期时间或上市时间来简化潜在的复杂 POL 电源设计。它使用图形用户界面PowerNavigator通过PMBus标准协议来简化和优化配置与监测。

全封闭式模块的功率密度可能比一般模块高三到四倍。例如，将 Intersil ZL9101MIRZ 和市场上的同等开放式模块进行对比，ZL9101M 的功率密度为 38W/cm3，在 30W 同等输出功率等级下比后者的 8.6W/cm3 高出三倍。同样，二者的占位面积（2.2cm2 对 3cm2）也存在 30% 的显著差异，这在电路板空间紧张时是很重要的。

全封闭式数字电源模块是下一代封装工艺与易于管理的数字电源的有利结合，通过最小化外置元件的数量，高于传统开放式模块或分立解决方案可靠性，以及缩短设计周期时间来简化 POL 电源设计。DC/DC非隔离式电源模块以坚固、标准型封装和合理的成本提供了全范围的电流和电压。它们是下一代通信系统和工业产品的理想设计之选。

作者简介
Jay Aggarwal 是 Axelsys Engineering 公司的首席执行官。在加入 Axelsys 之前，他在 Altera、Xilinx 和 Silicon Storage Technologies (SST) 公司担任过工程和业务发展方面的各种管理职务。Jay 拥有加州理工大学（CalPoly，位于圣路易斯-奥比斯波）电气工程学士学位和圣克拉拉大学工商管理硕士学位。
Josh Broline是 Intersil 公司特种产品领域的一位营销工程师负责人，负责电源模块产品线。他已在 Intersil 公司工作了九年，前五年是一位产品工程师，后四年是一位负责多个产品线的营销工程师。Josh 年拥有中佛罗里达大学的电气工程学士学位和佛罗里达理工大学的工商管理硕士学位。