随着芯片速度的提高，为了缩短引脚长度而减少信号串扰，超大规模IC芯片的封装越来越多地采用倒装芯片(flip chip)，倒装芯片通常面积较大，而厚度很薄，这样芯片自身成了一个巨大的电容器，使得芯片可能携带大量静电电荷Q(=C×V)。
其次，芯片的金属盖以及散热片，是个惹是生非的祸根。诺大的金属体无异于一个静电接收天线，极易吸附芯片周围 的电场，以及芯片附近导线上的电荷，对芯片安全构成威胁。
综合上述两种不利因素，芯片的防静电设计主要从下面两个途径实现，一是采用紧密型设计技术，尽可能缩小IC核心和I/O的尺寸，以 降低寄生电容；二是采用分割器件设计的后端镇流(BEB)、整合的镇流电路(MBC)版图设计以及多触点电路设计(MFT)等，各放电通道形成相互并 联的网络，使得芯片总体等效电阻值很小，放电能力很强。 |
