首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

测试子模块信号问题求助！

注册会员

Rank: 2

UID
139713 
性别
男 
1#
打印
tT
kataa发表于 2006-5-12 09:35 | 只看该作者

测试子模块信号问题求助！

模块, 信号, 求助

请问有什么好方法把子模块的信号拉出来测试
我现在用的是chipscope
icon和ila模块在顶层中调用
在顶层中的信号直接assign过去就可以了
如果要看子模块的信号有什么好方法？我要看的信号不在子模块的in out 中
如果为了观察信号而增加端口似乎太麻烦了
而且最后还得删掉


有没有什么好的方法？？谢谢各位大侠了！！！

收藏 分享 评分
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
125587 
性别
男 
2#
zeusgone发表于 2006-5-12 11:40 | 只看该作者
据我所知，在Chipscope里是没办法的

不过一般做过后仿应该不会有太大的问题，看看顶层的信号就可以估计出一个大概来了吧
历史的过客，目标渺茫，无地自容。
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
125582 
性别
女 
3#
minnow918发表于 2006-5-12 11:43 | 只看该作者
你可以用Probe的功能把内部信号引出来，Synplify 和 FPGA Editor里面都有这个功能
回复 引用

TOP

返回列表