问一个关于CGM模块的问题(LK24) CGM, 模块

Michael001

在LK24这块芯片中,如果我设置CGM模块的相应寄存器,使得我得到的频率为4.9152MHz,那么这个得到的频率是总线频率吗?
    还是接着上面那个问题.如果我设置COFING2寄存器中的DIV2CLK为和PCTL寄存器的BCS位,如下:
     BCS         DIV2CLK            总线频率
      0             0                  ?
      0             1                  ?
      1             X                  ?

那么上面的总线频率应为多少?PLL模块的设置是按4.9152MHz设置的.

Michael001

不好意思,再问一个问题,如果我要使得总线频率为4.9152MHz,外部我接了32.768KHz的晶振,那么BCS和DIV2CLK应该如何设置?CGM的寄存器应该如何设置?

strongchen

如果CGM的输出频率（CGMOUT）是4.9152MHz，那么总线频率为2.4576MHz。 如果PLL的输出频率（CGMPCLK）为4.9152MHz，而外部晶振频率为32.768KHz，那么：

BCS DIV2CLK 总线频率

 0      0     8.192KHz

 0      1    16.384KHz

 1      X     1.2288MHz

[此贴子已经被strongchen于2005-12-13 11:19:53编辑过]

strongchen

仔细看一看数据手册吧。做项目需要先静下心来读资料的。共勉。